fpga开发要注意的十大要点-皇冠最新app版本

1、fpga器件选型的7个原则：器件供货渠道和开发工具的支持、器件的硬件资源、器件的电气接口标准、器件的速度等级、器件的稳定等级、器件的封装和器件的价格。

2、spartan-3e和spartan-3a主要运用于逻辑设计和简单数字信号处理，virtex-4 lx和virtex-5 lx主要用于高速逻辑运算，virtex-4 sx和virtex-5 sx主要用于高速复杂数字信号处理，virtex-4 fx和virtex-5 fx主要用于嵌入式系统。

3、硬件资源包括：逻辑资源、i/0口资源、布线资源、dsp资源、存储器资源、锁相环资源、串行收发器资源和硬核微处理器资源等。

4、过度i/o口资源的消耗可能会导致2个问题：fpga负荷过重，器件发热严重，严重影响器件的速度性能、工作稳定度和寿命，设计中要考虑器件的散热问题；局部布线资源不足，电路的运行速度明显降低，有时甚至使设计不能适配器件，设计失败。

5、器件中存储器资源主要有2个用途：作高性能滤波器；实现小容量高速数据缓存。

6、面积优先原则可以节省器件内部的逻辑资源，尽可能地使用串行逻辑结构，但是以牺牲速度为代价；而速度优先原则保证了器件的整体工作速度，即尽可能地使用并行逻辑结构，但是以牺牲逻辑资源为代价。

7、添加约束的原则为先附加全局约束，再补充局部约束，而且局部约束比较宽松。其目的是在可能的地方尽量放松约束，提高布线成功概率，减少ise布局布线时间。典型的全局约束包括周期约束和偏移约束。

8、在添加全局时序约束时，需要根据时钟频率划分不同的时钟域，添加各自的周期约束；然后对输入输出端口信号添加偏移约束，对片内逻辑添加附加约束。

9、附加时钟周期约束的两种方法：简易方法和推荐方法。简易方式是直接将周期约束附加到寄存器时钟网线上，其语法为：[约束信号] period = {周期长度} {high | low} [脉冲持续时间]；其中[]内的内容为可选项，{}中的内容为必选项，“|”表示选择项。如：net clk_100mhz period = 10ns high 5ns。推荐方法常用于约束具有复杂派生关系的时钟网络，其语法为：timespec ts_identifier = period tnm_reference {周期长度} {high | low} [脉冲持续时间]。如：net clk_50mhz = syn_clk; timespect ts_sync_clk = period sync_clk 20 high 10。timespec利用识别符定义派生时钟的语法为：timespec ts_identifier2 = period timegroup_name ts_identifier1 [* | /] 倍数因子 [ | -] phasevalue [单位]。（详见fpga开发全攻略第45页）。

10、造成时序性能差的直接原因可分为三类：布局较差、逻辑级数过多以及信号扇出过高。